क्यों नई पीढ़ी के प्रोसेसर समान घड़ी की गति पर तेज़ हैं?

आप उत्सुक हो सकते हैं कि प्रोसेसर की नई पीढ़ियां पुराने प्रोसेसर के समान घड़ी की गति से कैसे तेज हो सकती हैं। क्या यह सिर्फ भौतिक वास्तुकला में परिवर्तन है या यह कुछ अधिक है? आज के SuperUser Q & A पोस्ट में एक जिज्ञासु पाठक के सवालों के जवाब हैं.

आज का प्रश्न और उत्तर सत्र सुपरयूज़र के सौजन्य से आता है-स्टैक एक्सचेंज का एक उपखंड, क्यू एंड ए वेब साइटों का एक समुदाय-संचालित समूह है।.

रोड्रिगो सेना (फ़्लिकर) के फोटो सौजन्य.

प्रश्न

सुपरयूजर रीडर एग्ज जानना चाहता है कि प्रोसेसर की नई पीढ़ी एक ही घड़ी की गति से तेज क्यों है:

उदाहरण के लिए, 2.66 गीगाहर्ट्ज़ डुअल-कोर कोर i5 2.66 गीगाहर्ट्ज़ कोर 2 डुओ से अधिक तेज़ होगा, जो कि डुअल-कोर भी है?

क्या यह नए निर्देशों के कारण कम घड़ी चक्रों में जानकारी संसाधित कर सकता है? क्या अन्य वास्तु परिवर्तन शामिल हैं?

क्यों नई पीढ़ी के प्रोसेसर एक ही घड़ी की गति से तेज होते हैं?

उत्तर

सुपरयूजर योगदानकर्ता डेविड श्वार्ट्ज और ब्रेकथ्रू का जवाब हमारे लिए है। सबसे पहले, डेविड श्वार्ट्ज:

आमतौर पर, यह नए निर्देशों के कारण नहीं है। यह सिर्फ इसलिए है क्योंकि प्रोसेसर को समान निर्देशों को निष्पादित करने के लिए कम अनुदेश चक्र की आवश्यकता होती है। यह बड़ी संख्या में कारणों से हो सकता है:

1. बड़े कैश का मतलब स्मृति के इंतजार में कम समय बर्बाद करना है.
2. अधिक निष्पादन इकाइयों का अर्थ है एक निर्देश पर संचालन शुरू करने के लिए कम समय की प्रतीक्षा.
3. बेहतर शाखा की भविष्यवाणी का मतलब है कि कम समय बर्बाद किया गया है जो जानबूझकर निष्पादित करने वाले निर्देशों को वास्तव में निष्पादित करने की आवश्यकता नहीं है.
4. निष्पादन इकाई में सुधार का मतलब है कि निर्देशों को पूरा करने के लिए कम समय की प्रतीक्षा.
5. छोटी पाइपलाइनों का मतलब है कि पाइपलाइनें तेजी से भरती हैं.

और इसी तरह.

ब्रेकथ्रू से जवाब के बाद:

पूर्ण निश्चित संदर्भ इंटेल 64 और IA-32 आर्किटेक्चर सॉफ्टवेयर डेवलपर मैनुअल है। वे आर्किटेक्चर के बीच परिवर्तनों का विस्तार करते हैं और वे x86 आर्किटेक्चर को समझने के लिए एक महान संसाधन हैं.

मैं आपको सलाह दूंगा कि आप 3C के माध्यम से संयुक्त वॉल्यूम 1 डाउनलोड करें (ऊपर दिए गए पृष्ठ पर पहला डाउनलोड लिंक)। खंड 1, अध्याय 2.2 में वह जानकारी है जो आप चाहते हैं.

उस अध्याय में सूचीबद्ध कुछ सामान्य अंतर, कोर से नेहेल्म / सैंडी ब्रिज सूक्ष्म-आर्किटेक्चर में जा रहे हैं:

• बेहतर शाखा की भविष्यवाणी, गलतफहमी से जल्दी रिकवरी
• हाइपरथ्रेडिंग टेक्नोलॉजी
• एकीकृत मेमोरी कंट्रोलर, नया कैश पदानुक्रम
• तेज़ फ़्लोटिंग-पॉइंट अपवाद हैंडलिंग (केवल सैंडी ब्रिज)
• LEA बैंडविड्थ सुधार (सैंडी ब्रिज केवल)
• AVX निर्देश एक्सटेंशन (केवल सैंडी ब्रिज)

पूरी सूची ऊपर दिए गए लिंक में पाई जा सकती है (खंड 1, अध्याय 2.2).

नीचे दिए गए लिंक के माध्यम से इस दिलचस्प चर्चा के माध्यम से पढ़ना सुनिश्चित करें!

स्पष्टीकरण में कुछ जोड़ना है? टिप्पणियों में विचार व्यक्त करो। अन्य टेक-सेवी स्टैक एक्सचेंज उपयोगकर्ताओं से अधिक उत्तर पढ़ना चाहते हैं? पूरी चर्चा धागा यहाँ देखें.